Auf dieser Seite finden Sie alle Informationen zu den angebotenen Lehrveranstaltungen sowie einen Überblick über interessante Forschungsthemen des Lehrstuhls an denen Sie im Zuge einer Abschlussarbeit oder als Hiwi mitarbeiten können.
Abonnieren Sie den Newsletter des Instituts für Informatik um ständig aktuelle Informationen über das Informatikstudium in Augsburg zu erhalten.
Die angebotenen Veranstaltungen werden alle für den Bereich Rechnerkommunikation und Systemnahe Informatik gewertet. Bitte konsultieren Sie die Prüfungs- und die Studienordnung Ihres Studienganges um zu erfahren in welcher Form Sie die Leistungen einbringen können.
Außerdem haben Sie noch die Möglichkeit sich im Studentenforum mit Kommilitonen über die Veranstaltungen auszutauschen.
Inhaltsverzeichnis
Die Forschung des Lehrstuhles für Systemnahe Informatik und Kommunikationssysteme lässt sich in folgende Bereiche aufgliedern. Im folgenden finden Sie eine kurze Beschreibung der einzelnen Themengebiete. Weitere Informationen finden Sie auf unseren Forschungsseiten.
Prozessorarchitektur und Echtzeitsysteme (Ansprechpartner: Jörg Mische, Dr. Florian Kluge)
Die Komplexität eingebetteter Systeme wächst stetig. Damit aber wird es auch immer schwieriger, diese Systeme zu verwalten. Dies wird insbesondere in solchen Bereichen zu einem Problem, wo eingebettete Systeme unter harten Echtzeitanforderungen arbeiten müssen. Solche Anforderungen finden sich etwa bei der Motor- und Fahrwerksteuerung in modernen Autos.
Im EU-Projekt parMERASA werden Techniken der Parallelisierung von Echtzeitanwendungen, eine geeignete System-Software und der Multi-Core-Entwurf erforscht.
Der MANJAC (Many Java Cores) ist ein Java Prozessorcluster, der in einem großen Maßstab einen möglichen zukünftigen Many-Core-Prozessor emuliert. Auf ~3,5 Quadratmetern sind 64 FPGA-Boards mit je 6 Prozessorkernen untergebracht die wiederum 4-fach mehrfädig arbeiten. Somit können auf 384 Kernen insgesamt 1538 Hardwarethreads gleichzeitig ausgeführt werden. Der eingesetzte Jamuth-Prozessor führt nativ Java-Bytecode aus. Die Kommunikation zwischen den FPGA-Boards wird mittels Nachrichtenkopplung realisiert, die Kommunikation innerhalb eines Boards ist speichergekoppelt. Der MANJAC soll helfen, Probleme bei der Entwicklung und Skalierung zukünftiger Many-Core-Prozessoren zu erkennen und zu lösen.
Im DFG Projekt GAP wird eine neuartige Prozessorarchitektur erforscht, in deren Zentrum ein Array aus rekonfigurierbaren Ausführungseinheiten steht. Eine spezielle Dekodier- und Konfigurationseinheit ermöglicht die Ausführung von herkömmlichen Programmen mittels dieser Architektur. Wichtige Merkmale der Architektur sind die gleichzeitige Zuordnung abhängiger Befehle in das Array sowie die asynchrone Ausführung der Operationen innerhalb des Array. Durch eine automatische Schleifenerkennung im Zusammenhang mit mehreren Konfigurationsebenen und bedingter Befehlsausführung ist eine effiziente Ausführung von komplexen Schleifen möglich. Um ohne Neu-Kompilierung von den Besonderheiten der GAP-Architektur zu profitieren zu können, ist es möglich, mit dem Programm GAPtimize ausführbare Dateien zu verändern. Durch eine automatische Suche im Parameterraum können optimale Konfigurationen für GAP und GAPtimize ermittelt werden. So kann die Performance gesteigert und die Effizienz der Hardware-Verwendung optimiert werden.
Zuverlässigkeit und Fehlertoleranz (Ansprechpartner: Dr. Bernhard Fechner)
Die IT-basierte Welt wäre ohne zuverlässige und hochverfügbare Rechensysteme undenkbar.
Um Zuverlässigkeit und eine hohe Verfügbarkeit zu erreichen, werden Fehlertoleranz-Mechanismen eingesetzt, sodass ein Rechensystem trotz der Anwesenheit von Fehlern in der Lage ist, weiter seine korrekte Funktion zu erbringen.
Die Forschung gliedert sich in zwei Teilbereiche:
- Zum einen Fehlertoleranz-Mechanismen, die innerhalb eines Kerns implementiert werden und dort Fehler erkennen/tolerieren und lokalisieren,
- zum anderen Mechanismen, die auf Many-Core Systeme abzielen, wobei sich Kerne gegenseitig überwachen, Latenzmessungen - auch innerhalb des Network-on-Chip - stattfinden und Parameter aus der Ausführung für eine Analyse herangezogen werden.
Im EU-Projekt Teraflux wird an Techniken der Fehlererkennung auf zukünftigen 1000-Core-Prozessoren geforscht.
Arne Garbade untersucht fehlertolerante Kommunikationsnetze für Many-Core Systeme, insbesondere Einflüsse nachrichtenbasierter Fehlererkennungsmechanismen auf NoCs.
Von Sebastian Schlingmann werden Task-Placement-Techniken für Many-Cores mit fehlerhaften Elementen analysiert.
Sebastian Weis entwickelt Methoden zur Fehlererkennung- und -vermeidung durch Überwachen von Kernen in Many-Core Systemen.
Die Arbeiten von Julian Wolf fokussieren auf die Fehlererkennung durch Kontrollflussanalysen innerhalb eines Kerns durch Hardware/Software Techniken.
Ziel des „Organic Computing (OC)“ ist es, die wachsende Komplexität der uns umgebenden informationsverarbeitenden Systeme durch Mechanismen der Selbstorganisation zu beherrschen und an den Bedürfnissen der Menschen zu orientieren. Ein „organisches Computersystem“ soll sich entsprechend den gewünschten Anforderungen dynamisch und selbstorganisierend den Umgebungsverhältnissen anpassen. Das heißt, es soll sich selbstorganisierend, -konfigurierend, -optimierend, -heilend, -schützend, -erklärend verhalten und umgebungsbewusst (adaptiv, kontext-sensitiv) handeln.
Unsere Forschung im DFG Projekt OCµ konzentriert sich auf die Umsetzung der Selbst-X-Eigenschaften mit Hilfe eines Automatischen Planers. Des Weiteren erforschen wir Techniken der Datenanalyse und -verteilung in Organic-Computing-Systemen.
Im DFG Projekt OC-Trust werden Trust-Techniken auf Middleware-Level in OC-Systemen untersucht, um damit die Selbst-X Eigenschaften zu verbessern. Dabei wird die Middleware OCµ mit Trust-Techniken zu einer Trust-Enabling-Middleware (TEM) erweitert.
Wir bieten auf Anfrage ständig in allen unseren Forschungsgebieten sowohl Bachelor- als auch Master- und Diplomarbeiten an. Im folgenden finden Sie einige aktuelle Themen. Falls Sie sich für eines der Themen interessieren melden Sie sich bitte bei dem angegebenen Betreuer. Ist kein Thema für Sie dabei können Sie auch einen unserer Mitarbeiter direkt ansprechen und gemeinsam einen Themenvorschlag erarbeiten.
Master-, Diplomarbeit
Entwurf eines Echtzeit-Microkernels für einen ManyCore-Prozessor
Der Lehrstuhl für Systemnahe Informatik und Kommunikationssysteme forscht seit Jahren an echtzeitfähigen Multicores mit bis zu 8 Cores. Um die Forschung auf höhere Kernzahlen auszudehnen,
wird zur Zeit ein Simulator für einen Manycore-Prozessor mit 16-64 Cores entwickelt. Die zugehörige Betriebssystem-Architektur sieht eine Virtualisierungsebene mit Microkernel vor, auf der verschiedene Betriebssystemumgebungen
aufgesetzt werden sollen. Im Rahmen dieser Arbeit sollen aktuelle Kernel-Architekturen für Multi- und Manycore-Prozessoren auf ihre Eignung für den Einsatz in Echtzeitsystemen untersucht werden. Auf dieser Basis soll eine minimale
Microkernelschnittstelle definiert und prototypisch implementiert werden. Gute Kenntnisse in der Programmiersprache C werden vorausgesetzt.
Master-, Diplomarbeit
Verteilte Implementierung des OSEK-OS-Kerns für einen ManyCore-Prozessor
Der Lehrstuhl für Systemnahe Informatik und Kommunikationssysteme forscht seit Jahren an echtzeitfähigen Multicores mit bis zu 8 Cores. Um die Forschung auf höhere Kernzahlen auszudehnen, wird zur Zeit ein Simulator für
einen Manycore-Prozessor mit 16-64 Cores entwickelt. Die zugehörige Betriebssystem-Architektur sieht eine Virtualisierungsebene mit Microkernel vor, auf der verschiedene Betriebssystemumgebungen aufgesetzt werden sollen.
Im Rahmen dieser Arbeit soll untersucht werden, wie sich die Konzepte von OSEK OS und AUTOSAR OS (Betriebssysteme für eingebettete Echtzeitsysteme im Automobilbereich) innerhalb dieser Systemarchitektur abbilden lassen.
Eine prototypische Implementierung der wichtigsten Betriebssystemdienste soll ebenfalls erfolgen. Gute Kenntnisse in der Programmiersprache C und in MPI werden vorausgesetzt.
Master-, Diplomarbeit
Entwicklung eines taktgenauen Manycore-Simulators
Der Lehrstuhl forscht seit Jahren an echtzeitfähigen Multicores mit kleinen Kernzahlen von bis zu 8. Um die Forschung auf höhere Kernzahlen auszudehnen, soll ein taktgenauerSimulator für einen Manycore mit 16-1024 Kernen entwickelt werden.
Mehrere Instanzen eines bereits exisitierenden Simulators für einen CarCore-Kern sollen durch ein Netzwerk verbunden werden. Im Rahmen der Arbeit soll untersucht werden, wie der Simulator am effektivsten parallelisiert werden kann,
um einen hohen und gut skalierenden Durchsatz zu erreichen. Gute Kenntnisse in der Programmiersprache C und MPI werden vorausgesetzt.
Master-, Diplomarbeit
Rollenbasierte Trust-Werte
In OC-Systemen (Organic-Computing-Systemen) agieren mehrere Knoten in verschiedenen Rollen,
beispielsweise berechnet ein Service auf dem Knoten Verschlüsselungen, ein anderer macht Face-Recognition.
Werden nun Trust-Werte von Services für verschiedene Rollen gesammelt ergeben sich eine Vielzahl von einzelnen Trust-Werten pro Knoten
die zunächst nicht miteinander in Beziehung stehen.
In dieser Arbeit soll eine Beschreibung der Rollenstruktur entwickelt werden, wodurch von Trust-Werten in der einen Rolle auf die
vermutlichen Trust-Werte in anderen Rollen geschlossen werden kann. Dadurch kann die Eignung eines Knotens für Services anderer Art
besser eingeschätzt werden. Die Eignung von Taxonomien und Ontologien für diesen Zweck soll evaluiert werden.
Des weiteren sollen Lernmechanismen untersucht werden, mit denen man zur Laufzeit des Systems die Rollen und deren Beziehungen
erweitern kann.
Bachelorarbeit
Untersuchung paralleler Patterns für die Programmierung von parallelen, echtzeitfähigen Programmen
Inhalt der Arbeit ist die Untersuchung von parallelen Patterns (z.B.
OPL)
zur Unterstützung der Parallelisierung echtzeitfähiger Anwendungen für eingebettete Multi-Core Prozessoren. Vorhandene parallele Patterns sollen hierfür kategorisiert werden und hinsichtlich ihrer
Benutzbarkeit für Echtzeitsysteme untersucht werden. Die Ergebnisse können im EU-Projekt parMERASA weiter Verwendung finden.
Für diese Arbeit sind Vorkenntnisse im Bereich Echtzeit von Vorteil, jedoch nicht zwingend erforderlich.
Bachelorarbeit
Verteilte Benchmarks für Java-Prozessor-Cluster
Am Lehrstuhl für Systemnahe Informatik besteht mit dem ManJaC ein Cluster mit 384 mehrfädigen Java Prozessoren.
Jeder Prozessor kann dabei 4 Threads überlappt-simultan ausführen, was zu insgesamt 1536 parallel abgearbeiteten Threads führt.
Es sollen Benchmarks entwickelt werden, die diese Parallelität ausnutzen.
Auswertung der Ergebnisse einer automatischen Suche im Parameterraum
Mit einer automatischen Suche im Parameterraum (Automatic Design Space Exploration, ADSE) können optimale Werte für
die Parameter eines Systems bestimmt werden. Selbst wenn es sehr viele Parameter mit vielen möglichen Werten gibt, können genetische Algorithmen schnell
Belegungen von hoher Qualität finden. Dabei werden oft mehrere Ziele berücksichtigt.
Thema des Moduls oder der Bachelor-Arbeit ist die Auswertung und Präsentation der Ergebnisse einer ADSE. Dazu soll für
FADSE ein Modul für weitere Analysen implementiert werden. Es soll anschließend deren Ergebnisse sowie
die Ergebnisse der ADSE in einem Bericht anschaulich darstellen. Interessant wäre beispielsweise, welche Parameter einen hohen Einfluss auf die Ergebnisqualität haben.
Benötigte Kenntnisse: Java, Englisch, Grundkenntnisse der Statistik; hilfreich wären außerdem HTML und JavaScript
Dieses Thema kann alternativ als Forschungsmodul bearbeitet werden.
Projektmodul
Echtzeitmodelle in Forschung und Praxis
Echtzeitsysteme zeichnen sich dadurch aus, dass die Korrektheit eines Programms nicht nur von funktionalen Eigenschaften abhängt
(Berechnung eines korrekten Ergebnisses), sondern auch von nicht-funktionalen Eigenschaften, insbesondere dem Zeitverhalten. Dazu muss das Einhalten gewisser
Zeitschranken garantiert werden. Je nach Anwendungsfeld können diese Zeitschranken mehr oder weniger flexibel gehandhabt werden. Während bei sicherheitskritschen
Anwendungen das Verpassen einer Zeitschranke katastrophale Folgen haben kann (z.B. verfrühtes/verspätetes Auslösen eines Airbags), führt es bei Multimedia-Anwendungen
allenfalls zu Einbußen im Komfort.
In diesem Projekt soll eine Übersicht über existierende Timing-Modelle für Echtzeitsysteme erstellt werden. Diese Modelle sollen dabei möglichst einheitlich und vergleichbar dargestellt werden.
Außerdem soll ihr Bezug zu existierenden Safety-Standards untersucht werden. Die Ergebnisse des Projekts sollen in einem Abschlussbericht so aufbereitet werden, dass sie als Basis für eine
Studie zu Echtzeitmodellen im industriellen Umfeld dienen können.
Projektmodul
WCET-Berechnung für den Open RISC
Viele technische Geräte werden heute von in sie eingebettete Computer gesteuert. Beispiele hierfür sind etwa Steuergeräte in Automobilen oder Flugzeugen.
Eingebettete Systeme in diesem Kontext zeichnen sich oftmals dadurch aus, dass sie unter strengen Zeitbedingungen arbeiten und die Einhaltung harter Zeitschranken garantieren müssen.
Bezüglich der Software kann diese Anforderung gewährleistet werden, indem man die schlechtestmögliche Laufzeit (Worst Case Execution Time, WCET) des relevanten Programms bestimmt
und beim Steuergerätentwurf berücksichtigt. Zur WCET-Analyse können statische Methoden, die den Programmcode analysieren, aber auch messungsbasierte Methoden, die das Laufzeitverhalten des
Programms untersuchen, zum Einsatz kommen. Ein Werkzeug zur statischen WCET-Analyse ist das an der UPS Toulouse entwickelte OTAWA (Open Tool for Adaptive WCET Analyses).
Bei dem Open RISC handelt es sich um einen freien Prozessor. Er implementiert einen minimalen RISC-Befehlssatz. Der Lehrstuhl für Systemnahe Informatik und Kommunikationssysteme setzt den
Open RISC in der Lehre (Praktikum Echtzeitbetriebssysteme) sowie auch in der Forschung ein.
Ziel der Projektarbeit ist die Erweiterung von OTAWA. Es soll ein Plug-in entwickelt werden, mit dessen Hilfe OTAWA für den Open RISC erstellte Programme auf ihre WCET analysiert werden können.
Dazu müssen unter anderem Befehlssatz und die Mikroarchitektur des Open RISC modelliert werden. Die Programmierarbeiten hierzu erfolgen überwiegend in C++. Kenntnisse von C und objektorientierter Programmierung sind deshalb notwendig.
Das Projekt wird in Zusammenarbeit mit der UPS Toulouse durchgeführt, Kenntnisse der englischen (oder französischen) Sprache sind deshalb nötig. Da es sich sowohl bei OTAWA also auch dem Open RISC um freie Software handelt,
wird das Projekt einen wichtigen Beitrag zur Open-Source-Entwicklung leisten.
Praxismodul
Konzeption und Umsetzung einer Wartungsinfrastruktur für den Praktikumsraum
Ziel dieses Praxismodules ist es eine gut wartbare Infrastruktur für den Praktikumsraum des Lehrstuhles für Systemnahe Informatik
und Kommunikationssysteme aufzubauen. Der Raum besteht aus 17 Linux-Rechnern auf denen Ubuntu Linux zum Einsatz kommt;
ein zusätzlicher Linux-Server soll Verwaltungsaufgaben übernehmen. Der Aufgabenbereich des Praxismodules beinhaltet die
Evaluierung von geeigneten Softwarepaketen (CFEngine, Puppet, Clonezilla, etc) und schlussendlich den Aufbau und die
Dokumentation eines funktionsfähigen Systems. Das System soll sowohl das Aufspielen von Images auf neue Rechner, als auch die
regelmäßige Wartung existierender Rechner übernehmen. Dabei soll ein besonderes Augenmerk auf Stabilität und kurze
Wartungszyklen gelegt werden.
Benötigte Kenntnisse: Netzwerke; Linux Systemadministration.
Forschungs-, Projekt- oder Praxismodul
AWT/Swing/SWT Portierung für eingebetteten Java-Prozessor
Der am Lehrstuhl für Systemnahe Informatik entwickelte Java Prozessor kann an ein Display angeschlossen werden.
Zur Unterstützung der Ausgabe ist hierfür eine Portierung der gängigen Java GUI APIs notwendig.
Inhalt dieses Projekts ist die Portierung einer der genannten Standards.
Forschungs-, oder Praxismodul
Erweiterung einer Busschnittstelle für den OpenRISC Prozessor in VHDL
Der OpenRISC Prozessor ist ein OpenSource RISC Prozessor für eingebettete Systeme und ist als synthetisierbares Hardwaremodell verfügbar. Der Lehrstuhl für Systemnahe Informatik und Kommunikationssysteme
setzt diesen Prozessor bereits in verschiedenen Projekten in FPGAs ein: u.A. im Praktikum Echtzeitbetriebssysteme und im Praktikum Eingebettete Systeme. Für den FPGA wurde der OpenRISC Prozessor in einen SoPC
integriert in dem verschiedene Komponenten wie Ethernet-Schnittstelle, VGA-Schnittstelle und S(D)RAM-Speicher vom Prozessor verwendet werden können. Um diese Komponenten an den OpenRISC anzuschließen,
wurde eine minimale Busschnittstelle des Altera Avalon Busses für den Prozessor entwickelt.
Aufgabe dieses Moduls ist es, die einfache Avalon Busschnittstelle um Funktionalitäten wie Burst-Read/Writes zu erweitern,
um die Geschwindigkeit des OpenRISC Systems zu optimieren. Kenntnisse in der Programmierung mit VHDL sowie Interesse an Bussystemen sind vorausgesetzt.
Forschungs-, oder Praxismodul
Implementierung einer threadsicheren Bibliothek zur Visualisierung von Synchronisationskonflikten
Im Praktikum Multicore-Programmierung wird eine Visualisierungsbibliothek verwendet, die Synchronisationskonflikte eines mehrfädigen Programmes anhand von Fahrzeugen in einer Verkehrssituation grafisch darstellt.
Ziel dieser Arbeit ist es diese Bibliothek neu zu konzeptionieren und zu implementieren, um dabei diverse strukturelle Probleme zu beheben, die in der alten Bibliothek auftreten. Für die grafische Darstellung soll die SDL Bibliothek verwendet werden.
Forschungs-, Projekt- oder Praxismodul
Parallelisierung für eingebettete Multi-Cores/MacSim
In dem Modul sollen bekannte Benchmarksuiten für eingebettete Multi-Cores (z.B.
PARSEC), oder spezielle, parallelisierte Algorithmen
(z.B.
parallelized H264) für die Ausführung auf dem Many-Core Simulator (MacSim) portiert werden. Der MacSim kann verschiedene Prozessorarchitekturen simulieren,
wobei die Kommunikation zwischen einzelnen Threads über
MPI (Message Passing Interface) erfolgt. Für diese Arbeit sind C-Kenntnisse notwendig und MPI-Kenntnisse von Vorteil.
Bei Interesse bitte bei Jörg Mische oder Mike Gerdes melden.
Auswertung der Ergebnisse einer automatischen Suche im Parameterraum
Mit einer automatischen Suche im Parameterraum (Automatic Design Space Exploration, ADSE) können optimale Werte für
die Parameter eines Systems bestimmt werden. Selbst wenn es sehr viele Parameter mit vielen möglichen Werten gibt, können genetische Algorithmen schnell
Belegungen von hoher Qualität finden. Dabei werden oft mehrere Ziele berücksichtigt.
Thema des Moduls oder der Bachelor-Arbeit ist die Auswertung und Präsentation der Ergebnisse einer ADSE. Dazu soll für
FADSE ein Modul für weitere Analysen implementiert werden. Es soll anschließend deren Ergebnisse sowie
die Ergebnisse der ADSE in einem Bericht anschaulich darstellen. Interessant wäre beispielsweise, welche Parameter einen hohen Einfluss auf die Ergebnisqualität haben.
Benötigte Kenntnisse: Java, Englisch, Grundkenntnisse der Statistik; hilfreich wären außerdem HTML und JavaScript
Dieses Thema kann alternativ als Bachelorarbeit bearbeitet werden.
HiWi-Stelle oder Praxismodul
Entwicklung einer P2P-Transportschicht für die Trust-Enabling Middleware (TEM)
Im Projekt OC-Trust wurde eine Organic-Middleware entwickelt, mit der Trust-Informationen der darauf laufenden Services erhebt
und berechnet werden können. Diese Middleware wurde auch auf Android portiert.
Bisher kommunizieren die einzelnen Knoten innerhalb des Netzerkes über das JXTA-Protokoll, ein P2P-Protokoll
in Java. Allerdings hat die Android-Portierung des JXTA-Protokolls einige Probleme. Deswegen soll entweder die
JXTA-Portierung auf Android verbessert werden oder eine neue Transportschicht entwickelt werden, mit der die
einzelnen Knoten auf P2P Basis miteinander kommunizieren können.
Bachelor
Master
Bachelor oder Master
Bei Interesse wenden Sie sich bitte an die entsprechenden Mitarbeiter.
HiWi-Stelle oder Praxismodul
Entwicklung einer P2P-Transportschicht für die Trust-Enabling Middleware (TEM)
Im Projekt OC-Trust wurde eine Organic-Middleware entwickelt, mit der Trust-Informationen der darauf laufenden Services erhebt
und berechnet werden können. Diese Middleware wurde auch auf Android portiert.
Bisher kommunizieren die einzelnen Knoten innerhalb des Netzerkes über das JXTA-Protokoll, ein P2P-Protokoll
in Java. Allerdings hat die Android-Portierung des JXTA-Protokolls einige Probleme. Deswegen soll entweder die
JXTA-Portierung auf Android verbessert werden oder eine neue Transportschicht entwickelt werden, mit der die
einzelnen Knoten auf P2P Basis miteinander kommunizieren können.
Die verschiedenen Forschungsprojekte stellen diverse Möglichkeiten für eine Arbeit als HiWi zur Verfügung. Falls Sie an einer HiWi Stelle interessiert sind, wenden Sie sich bitte an Prof. Ungerer oder an einen unserer Mitarbeiter.
This page in English
Suche